Versal?自适应计算加速平台(ACAP)将标量引擎(ScalarEngine)、自适应引擎(AdaptableEngine)和智能引擎(IntelligentEngine)与领先的存储器和交互技术有机结合，从而为任何应用提供强大的异构加速功能。Versal架构PCB准则已基于前几代进行了精简，以方便PCB布局专业人员和硬件设计师使用。
VersalACAP中的配电系统
VersalACAP包含多条电源轨，每条电源轨都用于一项特定功能，如下表所示。如需了解有关电源名称和电压电平的最新信息，请参阅《VersalAICore系列数据手册：DC和AC开关特性》。
向下滑动查看VersalACAP主电源
适用于存储器接口的PCB准则
Versal架构提供了与以下存储器架构连接的解决方案：
?DDR4
?LPDDR4/4x
?RLDRAM3
?QDR-IV
所有接口的必需存储器布线准则：
1
判定信号走线长度时，请在布线约束中包含封装延迟，除非另行指定。
2
相同字节组中的DQ和DQS信号应在相同层级内从Versal器件布线到DRAM/DIMM。按适当方式在字节组内包含数据掩码(DM)。
3
对于多插槽拓扑结构，从一个DIMM布线到另一个DIMM时，请勿更改层级。
4
信号线必须布线于实体基准内电层上。请勿在空隙处布线，如下图所示。
实体基准内电层上的信号布线
5
请勿在基准内电层分割处布线，如下图所示。
基准内电层分割处的信号布线
6
请将布线置于距离基准内电层和空隙边缘至少30mil外，但引出线区域除外，如下图所示。
引出线区域布线
7
对于双插槽DIMM拓扑结构，应将DIMM#0布局在离ACAP最远的连接器上，以降低SI反射的影响。DIMM#1连接器应布局在离ACAP最近的地方。
8
对于使用地址镜像的蛤壳式配置，应确保两条芯片选择线路的终端均充分去耦，并且进出VTT的电层/走线厚度足够。
Versal器件与封装之间的移植
封装移植的高层次目标是确保客户能够在任一管脚兼容封装内跨不同器件使用相同PCB。封装移植中存在严格的移植设计规则，当前提供的大部分封装都支持在任一给定Versal产品组合内进行跨器件移植。但也有跨不同器件系列的封装可提供移植支持。
?VSVA和VSVD：支持在VersalAICore系列与Prime系列内进行跨器件移植
?VFVF和VFVC：支持在VersalPrime系列与Premium系列内进行跨器件移植
扫码获取完整用户指南
预览时标签不可点收录于话题#个上一篇下一篇
